FPGA不要时钟可以工作不？或者说不外接时钟，可以内部通过延时取反电路生成时钟吗？

everhappy · 发表于 2011-8-28 22:17:07

您需要登录才可以下载或查看，没有账号？注册

x

有没有人在ＦＰＧＡ里面做过这种测试？
谢谢了：）

jackzhang · 发表于 2011-8-28 22:40:44

基本上是不可以的，只有组合逻辑电路不需要时钟。

buley · 发表于 2011-8-29 08:06:22

简单的说，没有时钟，你内部所有的和时钟相关的逻辑都不能用，例如触发器，RAM，PLL，等。
如果你仅仅只用LUT的话，可以不用外部时钟。不过这种用法意义不大。个人认为。。

qlengyu · 发表于 2011-8-29 08:16:46

没有时钟，就只能实现组合逻辑，而不能实现时序逻辑了

gangersun · 发表于 2011-8-29 08:54:44

楼上说的对，没有时钟只能实现组合逻辑。

everhappy · 发表于 2011-8-29 17:13:24

用门电路反向来构成时钟，然后通过DCM不行吗？
门级延时也是ns级的，多串几个，不就可以实现100M级的时钟信号了吗？

johnli330 · 发表于 2011-8-29 17:51:45

应该可以用奇数个inverter构成ring osc，但综合的时候可能被综合掉，需要加/* synthesis keep */等防止被优化，可以用lcell调整频率，最终的频率比较难控制，除非添加cell约束。
只是想法，没试过。

everhappy · 发表于 2011-8-29 17:57:43

恩，谢谢johnli330

hllyh · 发表于 2011-8-30 09:20:48

内部通过延时取反可以生成时钟，但时钟的频率无法控制，最关键的是这种延时不稳定，因此频率是不稳定的。

everhappy · 发表于 2011-8-30 20:17:42

只要能生成时钟就ＯＫ：）
现在问题是一个ＦＰＧＡ板没有时钟，很多事情都做不了：）
谢谢大家了！

[求助] FPGA不要时钟可以工作不？或者说不外接时钟，可以内部通过延时取反电路生成时钟吗？