EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
NI​高​性​价​比​数据​采集​设备
查看: 593|回复: 8

[原创] 为啥时钟毛刺会毁了整个设计 -- min pulse width

[复制链接]
发表于 2021-1-16 02:11:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 jake 于 2021-1-15 17:36 编辑

合格的设计人员知道要避免clock path 上的毛刺,但 99% 却讲不清究竟为什么。 Clock path 上的毛刺对同步数字电路是致命的。 这和 flip flops 的一个隐蔽 timing 要求有关 -- min pulse width,最小时钟脉冲宽度。

下面是 .lib 某个 D flip flop 时钟 min_pulse_width 要求的例子。 时钟上升沿 280ps,时钟脉冲宽度不小于 0.65918ns,否则这个 D flip flop 就不能保证正常翻转。 后仿里 D flip flop 的输出变 X。 0.66ns 不是个小数字。 毛刺宽度可以轻易小于这个级别。
1610732463254409.png

新工艺的 .lib 通常都有 min pulse width。 很多老工艺 .lib 没有这个数据,但不是说老工艺对时钟毛刺免疫。 有兴趣的朋友不妨跑一组 Spectre sim, 一目了然。

为啥时钟毛刺 min pulse width 违例会毁了这个电路? 同步数字电路通常有反馈。 简单的计数器就是一个有反馈的同步数字电路。 状态机也是。 带反馈的电路中有一个 flip flop 不能正常翻转,整个电路就乱了。

时钟上的毛刺通常是设计不周造成的,尤其是时钟切换电路设计的缺陷。 有空再聊这个话题。



发表于 2021-1-17 20:05:33 | 显示全部楼层
mark学习下
回复 支持 反对

使用道具 举报

发表于 2021-1-19 10:34:00 | 显示全部楼层
受教了,扫盲好帖子
回复 支持 反对

使用道具 举报

发表于 2021-1-19 11:41:04 | 显示全部楼层
学习
回复 支持 反对

使用道具 举报

发表于 2021-1-19 14:51:52 | 显示全部楼层
居然这么乱说的人,这显然不是做后端的。
毛刺和mpw 有个毛关系
回复 支持 反对

使用道具 举报

发表于 2021-1-19 15:38:59 | 显示全部楼层
mark mark好贴
回复 支持 反对

使用道具 举报

发表于 2021-1-31 11:14:47 来自手机 | 显示全部楼层
Jake,请问,两个异步clock domain,clka,clkb,clka是否可以通过ICG
回复 支持 反对

使用道具 举报

发表于 2021-1-31 11:15:40 来自手机 | 显示全部楼层
Jake,请问,两个异步clock domain,clka,clkb,clka的信号是否可以直接通过ICG去gating clkb
回复 支持 反对

使用道具 举报

 楼主| 发表于 2021-1-31 11:26:23 | 显示全部楼层


andywang3791 发表于 2021-1-30 21:15
Jake,请问,两个异步clock domain,clka,clkb,clka的信号是否可以直接通过ICG去gating clkb ...


用 ICG 去 gate clock 是非常经典的方法。 ICG EN 有 timing 要求。 如果时钟选择信号与时钟不同步,要先同步一下,同步后的信号作为 ICG EN。 今天刚写了一篇日志,也许有参考价值。 http://blog.eetop.cn/blog-1592-6946191.html





回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2021-4-10 22:49 , Processed in 0.090005 second(s), 22 queries , Gzip On.

快速回复 返回顶部 返回列表