【已解决】关于dc 读取.v文件

Roysunal

各位前辈好，老师这几天让我综合一下e203，我在综合core里面.v文件时，用read_verilog发现在link时出现大量的“Cannot find the design” 和”Unable to resolve reference“问题，后来百度发现跟parameter有关。 后面改用analyze elaborate, 但在elaborate 顶层module时，出现error.，不知道是链接的db库还是什么问题，请大佬指教。

Roysunal

又试了
>file mkdir ./work
>define_design_lib WORK -path ./work
>analyze -f verilog ./rtl/core/
到这都没问题
>elaborate e203_cpu_top
还是出现 Error: Cannot find the design 'e203_cpu_top' in the library 'WORK'. (LBR-0)

puxiancheng

你看下readme 和Makefile文件。好像是要修改什么。你读的文件顶层可能不叫这个名字

Roysunal

puxiancheng 发表于 2020-6-19 08:58
你看下readme 和Makefile文件。好像是要修改什么。你读的文件顶层可能不叫这个名字 ...

你好，我看了一下e203的快速上手介绍，和e203_cpu_top.v，顶层名应该没错。我用sutup配置文件综合其他不带变量的设计时，elaborate也是这个错误，但用read_verilog却可以。

puxiancheng

analyze -f verilog ./rtl/core/
跟目录可以？后面要跟文件名吧

kk2009

应读一个filelist

Roysunal

puxiancheng 发表于 2020-6-19 12:31
analyze -f verilog ./rtl/core/
跟目录可以？后面要跟文件名吧

对对感谢提醒，我刚刚试了一下，这是一个问题，我写了一个core.rtl里面定义了一个rtl_list。但是在elaborate e203_cpu_top时虽然返回值是1，但是报了很多warning，link一下查看了详情，又出现了read_verilog那样的问题，截了部分图如下还请你帮忙看下。dc_shell> define_design_lib WORK -path ./work
dc_shell> source ./core.rtl
dc_shell> analyze -f verilog $rtl_list
dc_shell> elaborate e203_cpu_top
dc_shell> link

Roysunal

kk2009 发表于 2020-6-19 14:46
应读一个filelist

对，感谢提醒，但是在elaborate顶层名时，又出现了read_verilog时出现的问题，qaq

puxiancheng

Roysunal 发表于 2020-6-19 19:06
对对感谢提醒，我刚刚试了一下，这是一个问题，我写了一个core.rtl里面定义了一个rtl_list。但是在elabor ...

感觉还是你吃文件吃得不对吧。
analyze -f verilog -vcs "-f filelist.f"
filelist.f这个文件里的内容是所有的.v文件
e203xxx.v
e203xxxxxx.v
.
.
.

Roysunal

puxiancheng 发表于 2020-6-19 19:17
感觉还是你吃文件吃得不对吧。
analyze -f verilog -vcs "-f filelist.f"
filelist.f这个文件里的内容是 ...

我原来core.rtl文件里定义了一个rtl.list包含所有的.v，然后analyze调用rtl.list效果应该一样的吧。我刚刚用下面命令还是一样的错误。1  source ./scripts/dc_setup.tcl2  file mkdir work
3  define_design_lib WORK -path ./work
4  analyze -f verilog -vcs "-f filelist.f"
5  elaborate e203_cpu_top
6  link