在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zhouzhiping849

FPGA设计中跨时钟域的同步设计问题

[复制链接]
发表于 2008-8-6 17:32:21 | 显示全部楼层
thanks !!!
发表于 2008-8-6 17:51:42 | 显示全部楼层
呵呵
发表于 2008-8-6 17:53:43 | 显示全部楼层
学习中
头像被屏蔽
发表于 2008-12-2 22:21:43 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-12-2 22:27:51 | 显示全部楼层
下来看看
发表于 2008-12-3 14:48:09 | 显示全部楼层
谢谢,顶!
发表于 2008-12-10 23:38:41 | 显示全部楼层
ding xia la .
heh
发表于 2008-12-13 01:39:42 | 显示全部楼层
不赖不赖
发表于 2008-12-13 10:48:55 | 显示全部楼层
正好啊,正在看相关的一些东西
发表于 2008-12-15 11:05:27 | 显示全部楼层
学习一下,谢谢分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 10:24 , Processed in 0.026549 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表