ET创芯网论坛(EETOP)

找回密码

  登录   注册  

搜帖子
汽车电子资料大全(下载奖励300信元)
查看: 92|回复: 5

[求助] BiasPG pin在NWEL上,ICC write_verilog 怎么导出来

[复制链接]
发表于 2019-10-28 17:00:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
求助,如题。设计中,有一套库文件的MW中,标准单元的cell有个BiasPG pin (VCCNW),这个pin的属性layer是NWEL,请问在ICC中,如何能通过write_verilog -pg 导出?(这个命令默认好像只能导出属性是M1 的PG pin)
 楼主| 发表于 2019-10-29 14:34:31 | 显示全部楼层
回复 支持 反对

使用道具 举报

发表于 2019-10-29 15:51:18 | 显示全部楼层
声明这个BiasPG连接到正确的PG上
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-10-30 09:15:01 | 显示全部楼层


   
qingwatiaowu 发表于 2019-10-29 15:51
声明这个BiasPG连接到正确的PG上


谢谢了,这个pin write_verilog已经可以吐出来了。我以为是layer的问题导致的呢。但是有个情况,在不同power domain里的主电源是不一样的,用derive_pg_connection -power_net VDDG -power_pin VCCNW 的话就会把所有std cell的VCCNW都连到VDDG上,但是真正的情况应该是不同power domain里的std_cell 连到各自的主电源上(例如VDDA VDDB这种),这种情况改怎么处理呢?谢谢了
回复 支持 反对

使用道具 举报

发表于 2019-10-30 15:33:47 | 显示全部楼层
connect_pg_net -net VDDA/VDDB [get_flat_pins */VCCNW -all]
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-10-31 08:58:05 | 显示全部楼层


   
qingwatiaowu 发表于 2019-10-30 15:33
connect_pg_net -net VDDA/VDDB [get_flat_pins */VCCNW -all]


好,谢谢了!
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-12-11 09:39 , Processed in 0.053756 second(s), 8 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表