EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
第三代半导体技术资料|下载奖励300信元
查看: 296|回复: 1

[求助] 求助!5MHz sclk的SPI电路主时钟用多少?spi输入是否要同步?

[复制链接]
发表于 2019-9-19 22:59:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
SPI的sclk是5MHz的频率,需要用更高速度主时钟采样。一般主时钟频率取多大合适?
外部输入的sdi、sclk和csn是否需要打两拍同步?这个会导致sclk或csn下降沿到sdo输出的延时过大,那是进一步提高主时钟频率好,还是不打两拍同步?

发表于 2019-9-20 11:54:45 | 显示全部楼层
可以直接用spi clk当时钟采样sdi;也可以把spi clk sdi 等都当做信号打两拍,打拍时钟至少8倍比较稳妥。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-7-15 10:45 , Processed in 0.056338 second(s), 10 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表