ET创芯网论坛(EETOP)

您现在是游客状态

请您   登录   或  注册  享受更多权益

电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
查看: 331|回复: 0

[求助] 求解ISE中的OFFSET IN和OFFSET OUT约束疑问

[复制链接]
发表于 2018-5-16 11:26:43 | 显示全部楼层 |阅读模式
offset in before是定义了fpga输入时钟数据的钟码关系,布局布线后,时序约束工具据此可以分析出内部时序是否违例。然而offset out after是什么意思呢?第一、如果是在布局布线前定义fpga输出数据和输入时钟的钟码关系,那么定义的前提是这个钟码关系是已知的,但是根本不可能啊,fpga内部布局布线结构无法预测,关系就无法预先得知;所以第二,这个约束就是定义或者约束fpga布局布线后,在输入时钟上升沿到达后,数据多久有效吗?这样也不对啊,如果定义一个稍大的延迟,fpga根本就不能实现,那这样定义还有什么意义。求解答啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

关闭

小黑屋|手机版|Archiver|ET创芯网 ( 京ICP备:10050787号 京公网安备:110105001212 )

GMT+8, 2019-3-24 02:51 , Processed in 0.053331 second(s), 11 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表