关于FPGA做DSP的外扩RAM问题

leeslyy · 发表于 2016-7-8 16:35:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用verilog写了一个RAM，因为项目要求上电就得运行，所以没有复位信号，导致芯片中都是初始值，当跟dsp连接起来时发现DSP发送的数据会被FPGA影响，且用逻辑分析仪看发现地址信号一开始就有值，请高人解答。

iidestiny · 发表于 2016-7-11 14:22:31

芯片上电后一定会有初始值的，有没有复位信号都没关系，地址信号当然也不例外，不明白你说的导致芯片中都是初始值是什么概念。既然是做DSP 的外扩RAM， DSP 和FPGA 应当有一套机制保证DSP 对外部RAM 数据的甄别。如果是直接地址数据连接，上电后DSP 应该知道FPGA 所在地址空间的数据无效啊。

leeslyy · 发表于 2017-8-29 15:18:06

辣鸡网，草，

[求助] 关于FPGA做DSP的外扩RAM问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2