在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 26780|回复: 25

谈谈我用ISE14.7遇到的各种问题

[复制链接]
发表于 2014-8-28 10:20:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用14.7有一段时间了,遇到了很多问题,我就叨叨几件,也可以为初用着提供点信息少走弯路。还有一些问题没解决,如有高手点进来,还请您多多指导。

Q1:  与Synopsis的综合工具兼容变差。


举例1:添加IP核,用Synplify Pro直接综合时,会出错。解决方法:需要把IP核的xco文件从工程中remove,然后选择相应的.VHD或.V文件,才能综合。综合后缺少ngc啥的文件又不能实现,需在Translate Properties的 -sd中添加ip核的路径才能MAP&Place。而之前的版本添加完ip核直接可以综合布线。


举例2:从ISE界面双击View Synthesis Report,的确能打开Synplify的软件,但是不能使其打开本工程(只能打开的Synplify上次关闭时保存的工程),也看不到report。此链接的功能完全没用,跟在开始菜单手动打开Synplify一样的效果。(这个纯属唠叨,自己手动打开即可)。


我还真不太想用xst综合。(真有一次,Synplify Pro综合后好用的程序,换XST综合后实现不了功能)。


Q2:工程带microblaze,用Modelsim仿真时,提示有些ip例如microblaze7.5没有库函数。多次用编译库发现,ISE和EDK编译的库的输出路径不一样,即使在GUI选一样的输出路径。需把所有库手动拷贝到同一个目录才能实现仿真。


Q3:单独使用DDR2核(MIG生成,型号:MT47H64M16XX-3)时,综合通过,MAP&PLACE不通过。用13.3没问题。至今未解决,一遇到带DDR2的,立刻使用虚拟机换13.3实现。


最无助的一个问题,大家也帮不了我的,同一个驱动屏的程序,用14.7生成的会闪屏,13.3生成的却不会,而时序报告显示均满足约束。




发表于 2014-10-10 18:50:38 | 显示全部楼层
非常感谢
发表于 2014-11-18 11:35:19 | 显示全部楼层
非常感谢
发表于 2014-11-29 11:01:31 | 显示全部楼层
Xilinx的最终版,看来不准备更新和解决了
发表于 2015-1-1 10:06:47 | 显示全部楼层
楼主电脑什么系统?
 楼主| 发表于 2015-1-5 08:33:20 | 显示全部楼层
回复 5# ahczqmz


   win7 64位,跟这个有关系吗?
发表于 2015-1-5 10:29:00 | 显示全部楼层
我刚从11转到14.7. 好像还不错.
发表于 2015-1-26 17:10:29 | 显示全部楼层
楼主你好
这个问题:同一个驱动屏的程序,用14.7生成的会闪屏,13.3生成的却不会,而时序报告显示均满足约束。
最后是如何解决的?我现在也碰到类似的问题
发表于 2015-1-26 21:31:55 | 显示全部楼层
感谢楼主分享 太棒了
 楼主| 发表于 2015-2-6 14:39:03 | 显示全部楼层
回复 8# yuyunlee

最简单的是换用13.3。
另外一种方法是把所有能约束的时钟都约束上。
14.7好像没有以前智能。例如我读写某个Flash时,时钟16M时读写正确,20M时读写失败,而该Flash的手册可以支持到33M。当我在ucf文件给所有时钟频率,占空比等等加上约束后,就能读写正确了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 12:15 , Processed in 0.032344 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表