关于SOC中的总线AXI/AHB/APB

ieangel

很多SOC系统中，同时有多种总线互联方式，比如AXI/APB并存，或者AHB/APB并存，甚至三者同时并存于同一个系统。
我的理解，在功能上，一个总线应该就够了，比如AXI肯定能够满足AHB和APB的应用需求。
所以，为什么在同一个系统中，只实现一种高级别的总线格式，这样既可以资源开销，有可能降低系统的复杂度。
特别对于大系统的FPGA验证，很难在一片FPGA中放下所有资源，而FPGA片间的连线资源很少。
因此，较为单一的总线结构可以减少模块与模块间的接口数量，更利于多FPGA的验证。
不知道这么理解是否正确？
请指教。


此致

vongy

这个应该是根据系统架构和成本来确定你到底到使用哪种BUS。
比如UART或SPI这样的低速device，只使用低功耗的APB就行了，当然也可以选择使用AXI，但是完全没有必要，这些device根本跑不了那么快。
另外，SOC很多IP都是重用的， 如果是AXI的系统，但有几个IP是AHB的，有时修改接口可能并不划算（时间，引用新的BUG等），这样只需要AXI2AHB Bridge就可以了

ieangel

回 vongy：
之所以有这个问题，
是目前在做一个很复杂的SOC架构设计。
FPGA目前无法放得下这么大的一个系统，因此需要从系统总线上切开两块，放到两个FPGA里验证。
但前一个架构版本里，一般的IP都“同时”具有两个总线接口：AXI/APB。
其中APB的互联就由100多根线，AXI又有500多根线，根本无法实现。
所以，我在考虑能不能把APB的接口Remove掉。
但不确定会不会因此导致AXI效率的大幅度降低，或者其他的难以预料的问题。

按照你的意思，我的理解是完全可以把APB接口Remove掉的？

vongy

不太理解您的意思，既然是从AXI总线上切开，直接把总线拉过去把IP挂到上面不行吗， 可能只需要在另一颗FPGA在多做一个Decoder. 除非是其它控制信号连接太多也没有办法放在一颗FPGA里。
另外，我不建议将APB拿掉，如果你有这么多IP，都拿掉还是要花很多时间的。对于APB的东西，应该全部都是挂在bridge上的，而bridge单独做为系统的slave，为什么还会有这么多线要连出来呢
我还没有搞过两颗FPGA这种项目，纯属个人理解，有了解决方案希望能共享啊

cenarius

Lowpower啊，都用AXI总线，你的手机不就很快没电了么

zhang2000

系统里面  有响应快和慢的外设
为了不影响系统性能和执行效率    当然要把外围控制器  分成不同的总线协议来处理

eaglelsb

synopsys有个软件，叫Certify，是专门针对多FPGA平台综合的，你可以了解下看看，有没有办法解决互联线过少的问题，我自己没用过，只听过介绍。

jdpeng6202

好帖子！！！！！！！！！

proud_li

如果有UART, 挂在APB上，我都闲他工作慢了，
还挂在AXI上，我不吐血啊？！

RNA2012

都用AXI的话反而大了，并不是所有场合都需要最高级的bus。至于设计里有很多冗余的接口那就有点奇怪了。如果没有连接的话综合工具应该可以优化掉。