后端面试--每日一题（013）

farren · 发表于 2011-5-31 09:16:15

回复 paulszicc

弱弱地问一下：io neck 和core neck 是什么呢
strivenbu 发表于 2011-5-30 21:18

登录/注册后可看大图

io的大小是瓶颈或者 core的大小是瓶颈.前者: io 太多. core里面比较空.
后者: core太大. io之间还需要加filler

cmosa · 发表于 2011-5-31 09:46:10

门数知道，面积可以确定了

陈涛 · 发表于 2011-5-31 10:07:48

IO neck 和 core neck 一般称作 IO limited 和 core limited，
IO limited ：这个芯片的面积是因为IO个数限制（太多），而不得不做得那么大。core部分其实用不了那么大。这时面积计算就简化为每边IO个数的计算了。
Core limited：芯片面积是有core部分的决定的，IO没有那么多

在Core limited情况下，die size的估算如下：
芯片面积 = core面积+ power ring面积 +PAD ring面积
core面积 = RAM面积 + 其他macro面积 + 标准单元面积

RAM面积 = RAM 自身的面积 + RAM power ring面积 + keepout面积 + mbist面积
RAM自身的面积可以通过memory compiler或者查datasheet得到，
有些RAM 可以不要power ring。如果要的话，按照power mesh的宽度 x RAM的长宽 x 2 = 面积
keepout + mbist 的面积一般是RAM自身面积的10%

其他macro的面积，比如PLL，ADC，DAC等，直接把面积加起来，再留3～5%的keepout面积就好了

标准单元的面积=（预估的gate count x 每个gate的面积）/ utilization
utilization与使用的金属层数和设计的用途有关，简单地计算方法是
5层metal：50%
6层metal：60%
7层metal：70%
8层metal：80%
以上不包括power专用的金属层

如果设计是多媒体芯片，一般可以增加3～5% utilizaion，如果是网络芯片，则要减少3～5%

ashley0822 · 发表于 2011-5-31 10:45:01

@@想不出來

wsgqcr · 发表于 2011-5-31 12:27:08

请教个问题，如果每边的io数量相等，是否还需要每个io之间留点缝隙插iofiller？
我对iofiller的理解就是用于连接io里面的电源环，是否这种情况就可以省略iofiller？

陈涛 · 发表于 2011-5-31 12:49:41

IO filler是选项，有空就加，没空就不加
但是有些power cut，power on control IO是必须的。厂家的使用说明里有详细解释

wsgqcr · 发表于 2011-5-31 18:28:23

多谢指教，思维有点局限了

paulszicc · 发表于 2011-6-1 09:35:42

Iofiller 要不要加，有时由package决定的，如果你的package怎么也做不过去，只能移动pad位置了，有时可能要拉宽很多，虽然，不考虑package你可以紧密排列io，但是有时封装决定了你的io间隙不能太小，你也没办法，为你专门开发一个满足的frame是很奢侈的，除非一定值得。

wsgqcr · 发表于 2011-6-1 11:38:26

恩，封装也是一个要考虑的因素，等成功流片，这些经验才会慢慢积累起来

zhh124 · 发表于 2011-6-1 16:24:56

曾经有个65的芯片1P5M,做完了util 接近80%,当然做得很辛苦.
如果I/O limited, 象TSMC有stagger I/O,形状比较瘦长,每边可以多放一些. 还有就是放双排的I/O, 不过这种摆法不清楚wire-bonding是否会有问题,不过如果是flip-chip就没什么问题了.

[原创] 后端面试--每日一题（013）

站长推荐 /3