在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13175|回复: 33

[求助] 在VCS中对FPGA设计进行仿真

[复制链接]
发表于 2010-12-7 18:31:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
之前在Modelsim中对FPGA会做仿真,但VCS还没有做过
我尝试把Xilinx的库文件都加入到文件列表中让VCS编译后自己去找,但是一直出错啊,如果先编译xilinx的库然后再告诉VCS,应该也是可行的,但是VCS不熟练,不太会,哪位高手提供点思路
发表于 2010-12-7 19:40:50 | 显示全部楼层
做FPGA的就别折腾VCS了
发表于 2010-12-7 22:00:02 | 显示全部楼层
二楼正解,我顶!
发表于 2010-12-7 23:42:02 | 显示全部楼层
VCS还是比MODELSIM块啊,还是用的照的,弄个脚本就好了
发表于 2010-12-8 08:43:15 | 显示全部楼层
回复 4# neptune1983


   做ASIC用VCS和NCverilog比较好,做FPGA还是Modelsim或者questasim,牵涉到FPGA仿真库的问题,不是不可以用VCS,而是用VCS显得不伦不类,至少我没见过做FPGA开发的人用VCS的
 楼主| 发表于 2010-12-8 09:55:31 | 显示全部楼层
目前在公司服务器上面做FPGA设计的仿真,只有VCS可用了
questasim还没有用过的,大家给想个办法。。。。。
发表于 2010-12-8 13:10:53 | 显示全部楼层
可以的.
把FPGA的仿真库compile在VCS里面就可以啦.都是verilog的代码,为什么不可以呢,
发表于 2010-12-8 14:37:24 | 显示全部楼层
才vsv
发表于 2010-12-8 17:44:17 | 显示全部楼层
学习啦.
谢谢.
发表于 2010-12-8 19:05:53 | 显示全部楼层
学习啦.
谢谢.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 04:07 , Processed in 0.023208 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表