在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6174|回复: 5

[求助] latch的setup and hold time violation

[复制链接]
发表于 2010-10-29 19:47:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大虾, 您们好,我想问一下,latch 的setup and hold time 怎样算??谢谢!!
发表于 2010-10-29 19:56:08 | 显示全部楼层
setup : 1+0.5 clock cycle
hold : 0.5 clock cycle
发表于 2010-10-30 10:34:19 | 显示全部楼层
你可以看一下pt文档,其中有一节讲得很详细
发表于 2011-5-6 14:26:30 | 显示全部楼层
没看懂啊~
发表于 2012-11-28 08:29:10 | 显示全部楼层
正解。
对于Setup Time,时序约束为:Tclk-q+Tcb+Tsetup<1.5Tperiod
对于Hold Time,时序约束为:Tclk-q+Tcb>0.5Tperiod+Thold
发表于 2012-11-28 09:56:58 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 11:00 , Processed in 0.021056 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表