EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书:《提升芯片实验室验证效率解决方案》|下载有奖:电子打气筒+300信元!
楼主: xiao_ga

calibre中怎么用v2lvs把verilog网表转换成spice网表

[复制链接]
发表于 2019-10-29 08:53:52 | 显示全部楼层
顶层数据为cdl格式,嵌套的宏模块为verilog格式,这样可以验证顶层LVS吗?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-9-29 00:45 , Processed in 0.051454 second(s), 6 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表