在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: tang66521

[求助] PLL的杂散和相噪怎么理解

[复制链接]
 楼主| 发表于 2018-10-9 17:09:23 | 显示全部楼层
回复 10# 电子新手是也
你明白了吗?能解释下吗,比如根据2楼的图怎么计算Phase noise?另外,fres 没太理解。。
发表于 2018-11-13 21:35:55 | 显示全部楼层
回复 11# tang66521


    公式.PNG 这本书上有相关的解释 ,PLL performance Simulation and Design
 楼主| 发表于 2018-11-14 10:05:57 | 显示全部楼层
好的 谢谢
 楼主| 发表于 2018-11-14 10:06:35 | 显示全部楼层
回复 12# 电子新手是也

谢谢
发表于 2019-3-1 22:06:00 | 显示全部楼层
回复 2# tang66521

请问你这个频谱图是用什么工具来仿真出来的?
 楼主| 发表于 2019-3-4 09:20:49 | 显示全部楼层
回复 15# tjh5257

不是我仿的,是书上的
发表于 2019-11-1 14:37:37 | 显示全部楼层
感谢楼主分析
发表于 2019-11-18 22:56:14 | 显示全部楼层
高人啊,终于搞懂了!
发表于 2020-10-20 11:15:20 | 显示全部楼层


电子新手是也 发表于 2018-9-2 22:02
同问,已经用Cadence仿真得到PLL的输出频谱的杂散,那根据该图,应该如何计算频偏1MHz处的相位噪声呢?求教 ...


请问怎么仿真PLL输出频谱杂散哇
发表于 2023-5-7 17:52:00 | 显示全部楼层
这是什么书啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 14:00 , Processed in 0.021729 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表