关于双端口RAM做STA疑问

chenzhao.ee · 发表于 2008-4-23 17:37:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

设计当中使用了异步FIFO,FIFO内含有双端口RAM,做STA的时候发现PT并没有RAM的CLKA/CLKB当成时钟端口,而是直接计算了从时钟源到CLKA的延时大小然后相对于CLKB做setup检查,同样把两者的位置调换后又做了一次这样的检查.
有什么办法没有把RAM设置成具有时序单元的属性,让PT检查的时候将RAM的CLKA/CLKB当成时钟端口.
谢谢了

xldd · 发表于 2008-5-3 01:32:49

没有做过类似设计，不过有个疑问哈．
你希望ＰＴ不会把clka和clkb看成是时钟端口是为了算哪个timing　arc呢？
会不会dual　port　ram的db里面，就没有这个timing　arc呢？不然他一定会检查的吧．

arrowhead2007 · 发表于 2008-5-3 15:13:08

dfasdfsdfsd

arrowhead2007 · 发表于 2008-5-3 15:15:27

dfadfsdfsdf

arrowhead2007 · 发表于 2008-5-3 15:17:11

dddddddddddddddddd

arrowhead2007 · 发表于 2008-5-3 15:18:19

dssssssssssssssssssss

arrowhead2007 · 发表于 2008-5-3 15:19:15

dsdddddddddddddddddddeeeeeeeeeeeee

arrowhead2007 · 发表于 2008-5-3 15:21:14

ddddddddddddddddd

arrowhead2007 · 发表于 2008-5-3 15:22:22

qqqqqqqqqqqqqqqqqqqqqqqqqqq

arrowhead2007 · 发表于 2008-5-3 15:24:33

rrrrrrrrrrrrrrrrrrrrrrrrr

关于双端口RAM做STA疑问

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2