|
50资产
本帖最后由 hutushenxinxin 于 2018-11-27 15:00 编辑
各路大神好!我在ICC floorplan阶段使用create_cell命令创建power/ground PAD的时候发现create不了,求教到底是什么问题导致的,该怎么解决。
1.首先我的相关库的db文件都读进来了
2.也使用create_mw_lib建了milkyway库,但在执行该命令时,报告了下面的两类警告:
1) Warning: Layer 'METAL1' has a pitch 0.41 that does not match the recommended wire-to-via pitch 0.395 or 0.35. (TFCHK-049)——感觉这个问题不大
2) Warning: Reference Library Inconsistent With Main Library
Reference Library: /media/ai/kx_work/Lenet_syn/SMIC130STD_library/Milkyway/SP013WP_V0p2_8MT (MWLIBP-300)
Warning: Inconsistent Data for Layer 123
Main Library (LENET_RTL_CHIP_TOP_LIB)|
Reference Library (SP013WP_V0p2_8MT)
Layer Name VIA78 |
V78
(MWLIBP-319)
感觉这个问题比较大,每个ref library都有该类型的警告,貌似是我的tf和lef对VIA layer的命名不一致问题
3.之后read_verilog没问题,read_sdc有一个警告:Warning: Can't read link_library file 'your_library.db'. (UID-3),不知道为啥,明明lin_reference_library都正常,再说,不知道哪来的your_library.db
4.再之后执行create_cell命令创建power/ground pad的时候就有问题了,描述如下:
icc_shell> create_cell {PDIODE8W_1 PDIODE8W_2} PDIODE8W
Creating cell 'PDIODE8W_1' in design 'LENET_RTL_CHIP_TOP'.
Creating cell 'PDIODE8W_2' in design 'LENET_RTL_CHIP_TOP'.
1
icc_shell> create_cell {PAVDD_1 PAVDD_2} PVDD1CAPW
Creating cell 'PAVDD_1' in design 'LENET_RTL_CHIP_TOP'.
Creating cell 'PAVDD_2' in design 'LENET_RTL_CHIP_TOP'.
1
上面两个命令分别创建了隔离单元和两个VDD pad,从返回值上看貌似create成功了,但我在gui中并没有见到这四个PAD cell,并且使用get_cells的命令,其结果如下
icc_shell> get_cells PAVDD_1
Warning: No cell objects matched 'PAVDD_1' (SEL-004)
icc_shell> get_cells PDIODE8W_1
{PDIODE8W_1}
发现能抓到隔离单元,但是抓不到VDD pad,并且我在gui中也找不到隔离单元,我并没有设置dont use属性,请教这是什么问题?该如何去改? 补充一点,我在使用link -force命令之后,发现有如下类型的警告,感觉就是这个问题,请教该怎么解决:
Warning: Cell PDIODE8W_1 is of type padFiller, CornerPad, flipChip or Tap cellbut do not have location. (PSYN-900)
Warning: Cell PDIODE8W_2 is of type padFiller, CornerPad, flipChip or Tap cellbut do not have location. (PSYN-900)
Warning: Cell IOpad_instance_i/WEI_WEREQ_i is of type padFiller, CornerPad, flipChip or Tap cellbut do not have location. (PSYN-900) |
-
|