关于FinFET grid的问题

蔡耳曼 · 发表于 2018-8-29 10:23:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

主要有两个问题：1、FinFET grid是因为FinFET工艺中multiple fins引起的吗？每个fin需要放在相应的grid上，像route要放在track上一样。
2、既然一般site row height与FinFET grid horizontal pitch有一个倍数的关系，而standard cell又必须放在row上面，那是不是标准单元放在row上就自动对齐FinFET grid了呢？毕竟好像现在工艺都没有FinFET grid vertical pitch的定义。如果这样，我们只需要关心macro的对齐就可以了呢？

lwq_119 · 发表于 2018-8-30 08:46:16

回复 1# 蔡耳曼

太高级了，没见过

liuwj5500 · 发表于 2018-9-19 00:42:31

高级啊

songhao · 发表于 2018-9-19 14:56:27

FinFET grid是7nm才有的东西吧？

蔡耳曼 · 发表于 2018-10-16 10:48:41

回复 4# songhao

不是，只要采用FinFET工艺，就有FinFET grid。差别是可能只有horizontal的要求，还是horizontal vertical都有要求。

lanfan · 发表于 2018-10-16 15:14:10

1。看工艺，绝大多数 FinFET 工艺是要求全部 fin 都有固定的间距，就像 routing track 一样。但也有工艺（5nm）*可能*会用不同间距，我见过的是在N管P管边界处的 fin 间距会比其他地方大。
2。只要你的 row 之间没有间距，那么放上 row 上，fin 就一定对齐了。你只需要确保 macro 也对齐 fin。memory 不用管，因为 SRAM 的 fin 是独立的，可以随意放。fin vertical pitch 只有在极特殊情况才需要，比如你需要 row 与 row 之间有一定的间距，这些特殊情况可能自动布局布线工具都不一定能很好地处理。
另，fin 一般没有 horizontal 的要求，只有 vertical 的要求。

Anstrong · 发表于 2021-12-16 09:27:56

学习了

fangwang85 · 发表于 2021-12-16 10:53:45

mark mark

piao · 发表于 2022-6-27 00:18:11

学习了

[讨论] 关于FinFET grid的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2