关于D触发器的疑问

xiaowang8900 · 发表于 2018-9-16 08:55:59

您需要登录才可以下载或查看，没有账号？注册

x

各位前辈，小弟有如下问题请教：
若D触发器的D端数据保持稳定，但是时钟端出现非整数周期的毛刺，那么这个触发器的Q端的数据会发生变化或者是出现不稳定电平吗？

xiaowang8900 · 发表于 2018-9-16 09:17:09

在想等啊。。。。。

navylin1 · 发表于 2018-9-16 13:57:48

如果clock出现glitch（非常短的pulse), 也有可能导致亚状态，

xiaowang8900 · 发表于 2018-9-17 07:41:07

自己顶～

gaurson · 发表于 2018-9-17 14:38:13

取决于边沿，因为setup和hold都是根据时钟边沿计算的。如果是过短的脉冲，导致建立保持时间不满足，就会出现不定态。

xiaowang8900 · 发表于 2018-9-17 15:08:11

回复 5# gaurson

若D保持不变是不是就没有建立保持的问题了吗？

gaurson · 发表于 2018-9-18 15:15:13

嗯，那就是如前面朋友说的，有毛刺也会不满足寄存器允许的时钟宽度参数，也可能会存在风险。就是说时钟本身的属性不满足，而不是和数据之间的属性。

maoqiu · 发表于 2018-10-8 20:47:16

数据不动
不代表时钟沿跳变时，D触发器不对数据采样

或者这样讲
只要有时钟沿出现
D触发器就会对输入数据进行采样

Veriart · 发表于 2018-10-9 05:16:19

D没有变化的情况下，时钟就算有毛刺，DFF的输出也不会有变化，不会出现亚稳态。考虑这个问题需要了解DFF的电路结构，而不是简单的时序分析。

rosshardware · 发表于 2018-10-9 09:39:55

如果数据不变，应该就算时钟有毛刺，输出也不会变。

[求助] 关于D触发器的疑问