在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3604|回复: 5

[求助] 关于IO的pre-driver non-overlap的问题

[复制链接]
发表于 2018-9-13 18:24:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 bandpass 于 2018-9-13 18:34 编辑

IO要求:驱动管3.3V FET,工作在1.8V电压,来自数字core信号0~1.2V,数据速率220Mbps,IO最大延时小于3nS。


     问题:一般为了避免驱动管的PMOS和NMOS同时打开,造成从电源到地的贯通电流,需要PMOS和NMOS的pre-dri
号Non-overlap,但是问题是IO延时要求高(3ns,特别是低压高温SS难满足),所以需要牺牲non-overlap获取低延时,但
是不知道non-overlap过小,NMOS-PMOS驱动管同时开启,对整体性能影响会有多大,请问大家有这方面的经验吗?

            或者说IO是否必须用到non-overlap的pre-driver?我看Foundry的Stand IO并没有non-overlap处理,所以
不确定一般是怎么处理的?
发表于 2018-9-14 11:23:49 | 显示全部楼层
non-overlap是为了降低功耗 ? 减小电流峰值?减小IO耦合到衬底/电源/地的噪声?
220M勉强能算高速信号了,只用普通IO能行?
IO延时<3ns有用?PCB走线延迟又会是多少?
 楼主| 发表于 2018-9-17 20:29:51 | 显示全部楼层


你都说的都对,主要是避免N管和P管同时打开。
协议要求CMOS电平输出,板级延时芯片外部可以做不长,只考虑IO延时即可。
发表于 2019-11-26 11:24:45 | 显示全部楼层
看看
发表于 2020-1-7 11:00:12 | 显示全部楼层
楼主说的问题我也有遇到,不做non-overlap对功耗和过冲,drop影响不大,后仿验证过基本没什么差异,追求低延时是首要目标,毕竟协议对延迟有严格要求。
发表于 2020-1-14 14:50:52 | 显示全部楼层
本帖最后由 虎大王 于 2020-1-14 14:52 编辑

减小nonoverlap能减小延迟???你想一想,输出口电压为啥会增大或者降低啊?就是电流对电容充放电。
从完全nonoverlap,就是单个管子的极限电流,到有部分交叠,你对电容的充放电电流能增大????
此外,PCB走线的长度不是太关键,但外部负载电容或者说PIN脚寄生电容是很关键的!!!
220M 算200M计算,要5ns。你I0占掉3ns,内部数据处理只要1.5ns左右就处理完了??这种电路要和数字工程师配合,分配好数据传输链路上的时间。IO能给你3ns已经太夸张了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:40 , Processed in 0.028449 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表