请教大牛们一个关于高速跨阻放大器与限幅放大器设计的问题

xhseu · 发表于 2011-7-2 10:34:31

您需要登录才可以下载或查看，没有账号？注册

x

速率：40Gb/s
工艺90nm CMOS
ft：127GHz
请问有没有什么结构可以实现满足这种要求的放大器

bigstarstar · 发表于 2011-12-9 11:04:45

90nm一个channel的很难做出来，65nm的都很悬

chenls_2002 · 发表于 2011-12-10 11:38:19

你得用一些带宽拓展技术！40G的牛人用0.18也作出来过的
好好查查资料吧！

bigstarstar · 发表于 2011-12-11 12:28:47

得看gain，noise什么的吧~40Gbps的gain 20dB应该没问题, 但是noise会大

bigstarstar · 发表于 2011-12-11 12:30:57

得看gain，noise什么的吧~40Gbps的gain应该在20dB左右，但是noise应该会大

ekin · 发表于 2014-4-8 22:41:35

打死我都不信，127G的ft能做出40G的LA

hy2121921 · 发表于 2018-8-8 10:57:28

貌似尺寸越小越不容易做吧，单位面积电容增大，电压降低导致驱动力下降，这些都会对性能恶化，建议使用更大尺寸工艺

yjw6908 · 发表于 2018-10-13 19:02:23

回复 7# hy2121921

你好，我是初学者，我想问一下如何用cadence软件仿真跨阻增益，怎样通过仿真可以看出小信号的电流转换为电压并且通过20Log方式体现出来

[求助] 请教大牛们一个关于高速跨阻放大器与限幅放大器设计的问题