在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1946|回复: 5

[求助] LDO 相位在低频时突变

[复制链接]
发表于 2018-8-3 11:24:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
LDO 在低频时相位突变是怎么回事,请大神们解释一下,零极点分布情况:主极点1Hz左右,次极点80Hz左右,600Hz左右有个前馈补偿形成的零点,ESR形成的零点和前馈补偿形成的极点都在单位增益带宽外面,总的相位裕度是60左右,但搞不清楚为什么在低频时有个相位突变,这个突变会对电路性能产生影响吗,麻烦大神们指点一下:

原理图

原理图


波形图

波形图

        

波形图放大

波形图放大
发表于 2018-8-3 11:29:23 | 显示全部楼层
那是你做AC仿真加的打断ACloop的东西形成的吧。
 楼主| 发表于 2018-8-3 13:12:06 | 显示全部楼层
回复 2# microxie

谢谢你的回答,请问有办法避免吗?
发表于 2018-8-3 13:52:20 | 显示全部楼层
这个是你为了仿真故意加上去的,怎么避免?
实际电路工作的时候又不存在,避免什么?
 楼主| 发表于 2018-8-3 14:38:46 | 显示全部楼层
回复 4# microxie

能不能把相位跳变避免掉,我担心的是这个相位跳变是电路本身造成的,会影响到电路稳定性,
如果不影响电路性能的话就不管它了。
发表于 2018-8-8 09:06:24 | 显示全部楼层
把1G的电感换成1G的电阻。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:45 , Processed in 0.019249 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表