线性稳压器负载电容在100nF~1uF下如何处理环路稳定性的问题

a10100903

线性稳压器负载电容在100nF~1uF下如何处理环路稳定性的问题

LDO采用最典型的结构，一级用NMOS输入、PMOS负载的误差放大器结构，二级采用PMOSFET做源跟随，功率管用PMOSFET，补偿方式采用米勒补偿及固定电阻的零点补偿。对于片外电容要求有一定的范围，在仿真时发现5uF以上比较容易补偿，直接做主极点即可，米勒补偿基本上用一个小电容就能稳定；而在nF级别以下，仅从稳定性方面考虑，用一个稍大的米勒电容（10pF以上），基本可以解决；但是如果需求在100nF~1uF这个级别的话，作为主极点位置偏高，会导致满载（100~200mA）时的GBW过大（10MHZ左右），GBW范围内出现多个高频极点；而作为次极点，则需要引入大的米勒补偿电容（甚至高达100pF以上），而且满载时GBW在10KHz左右，空载时更低。希望各位大神可以给点建议，如何处理100nF~1uF这个级别的负载电容条件下的主次极点设置或者其他更好的补偿方法，谢谢

nanke

回复 1# a10100903

刚接触LDO，帮楼主暖暖贴，有错误麻烦指出。具体怎么做不清楚，说说最近查资料得到的思路。

如果主极点在LDO输出，则负载电容越小越不容易稳定，负载电流越大越不容易稳定。如果主极点在LDO内部，则负载电容越大越不容易稳定，空载时不容易稳定。

总结楼主的要求是，负载电容有范围要求+负载电流范围大+环路带宽高+面积小+电源电压低+静态功耗低。

可以试试动态的米勒补偿和零点补偿，空载时，关闭米勒补偿，主极点放在输出处，这时GBW≈gmEA*gmPass/CL较小，功率管处于亚阈值区寄生电容也小，次级点容易在GBW外；重载时，打开米勒补偿，主极点放在EA内部，由于重载，输出处极点较高应该不用管或者较小的电容就能搞定，而功率管栅极处的极点需要靠零点消除。

补偿需要将次级点推远，而不是降低环路带宽和主极点。
（1）米勒电容补偿，通过大的米勒电容提供交流通路，减小次级点处的阻抗推远次级点。直接米勒补偿会引入正零点，要加电阻或者间接米勒补偿推远正零点。
（2）引入负零点消极点。引入零点的同时，必然会引入一个次极点，该次级点大零点很多效果才明显。这种方法提高相位裕度的同时还能提高带宽。
（3）引入的零极点会受电路特别是负载变化的影响波动。

122013137

主极点在LDO输出，则负载电容越小越不容易稳定a

a10100903

回复 2# nanke
这个关闭和开启米勒补偿怎么做到，接触过的动态零点也就是根据负载变化改变零点的位置，也没有提到过关闭米勒补偿，可否推荐下相关论文或资料学习一下？

a10100903

回复 2# nanke

再有就是，一般仿真时外围加的模拟负载电容的esr、键合丝、pad等总寄生电阻大概加多少？

nanke

回复 4# a10100903

抱歉，是我的记忆混淆了几篇论文，可以试试（3）（1）一篇是镜像功率管作为电阻，产生动态零点跟踪抵消输出极点的，论文带宽太低，需要的补偿电容太大，不适合大负载电容的情况。
POLE-ZERO TRACKWG FREQUENCY COMPENSATION FOR LOW DROPOUT REGULATOR
（2）一篇只找到笔记的论文，输出作为主极点，EA内部米勒补偿（只在重载时开启，轻载时功率管好像是利用PMOS功率管|VGS|小关掉补偿相关的管子）消去内部极点。看起来只适合大负载电容。
（3）DFC补偿，论文上只用了十多pF的片内补偿电容，0/10uF负载电容均能工作，看起来不错.


至于bonding电感，电阻，esr电阻，走线阻抗这些应该按实际情况弄吧。不同工艺不一样，我接触的是2nH、300欧的bonding线模型.

wbfan06

求教一下楼主，那个线性稳压器负载电容在100nF~1uF下如何处理环路稳定性的问题目前解决了吗？
我现在的项目是通过选择Nmos作为调整管，引入一个与负载相关的深线性区MOS，做零极点补偿，主极点始终放在了内部。PVT下，相位裕度都是大于45deg的，但是跑瞬态仿真时，个别工艺角，特定温度下会出现震荡现象（原因大概就是瞬态时深线性区的MOS状态改变了），但我也不知道如何改善。
想求教楼主最后用了什么技术补偿成功的。

qiansejiyu

学习

semico_ljj

别忘了，Cap有ESR电阻

evade

想问一下楼主是既使用了片外电容又使用了米勒补偿吗？这种频率响应会好吗，最近看到一个这样的电路一直不是很理解