在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5559|回复: 26

[资料] Book: Joseph Cavanagh-Verilog HDL Design Examples

[复制链接]
发表于 2018-5-13 11:28:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Joseph Cavanagh-Verilog HDL Design Examples-(2018).pdf (6.41 MB, 下载次数: 178 )
发表于 2018-5-13 16:58:04 | 显示全部楼层
Thanks
发表于 2018-5-13 18:40:47 | 显示全部楼层
thankyou.down
发表于 2018-5-14 08:07:49 | 显示全部楼层
谢谢分享
发表于 2018-5-14 09:31:51 | 显示全部楼层
你好,谢谢你了
发表于 2018-5-14 10:10:36 | 显示全部楼层
Thanks for you book.
发表于 2018-5-14 10:12:10 | 显示全部楼层
谢谢分享
发表于 2018-5-14 13:12:51 | 显示全部楼层
Very new book (2018) with practical examples in Verilog
发表于 2018-5-14 19:06:36 | 显示全部楼层
kankan
发表于 2018-5-15 18:30:39 | 显示全部楼层
回复 1# sv39933993


    thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:49 , Processed in 0.029218 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表