在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4162|回复: 11

[求助] 关于时钟树减少问题

[复制链接]
发表于 2018-2-9 17:06:30 | 显示全部楼层 |阅读模式
66资产
TIM图片20180209170241.png
请教一下,longestpath怎样减小呀,我试了set_clock_tree_opition,有作用,但只减小了一点,这个值还是有点大,还有其他办法吗?

最佳答案

查看完整内容

报一下最长的几条path 看下为什么走这么长,1、是不是有drc问题max_transition max_fanout ... 2、是不是时钟路径有问题 是否可以设exclude pin stop pin 如果都没问题 1、clock trantion 设大点 2、用大驱动的clk buf 3、调整floorplan
发表于 2018-2-9 17:06:31 | 显示全部楼层
报一下最长的几条path 看下为什么走这么长,1、是不是有drc问题max_transition max_fanout ...
2、是不是时钟路径有问题 是否可以设exclude pin stop pin
如果都没问题
1、clock trantion 设大点
2、用大驱动的clk buf
3、调整floorplan
 楼主| 发表于 2018-3-12 11:16:18 | 显示全部楼层
回复 2# apollo6


   请问你的第一点是什么意思呀?drc的问题跟这个关系不大吧
发表于 2018-3-12 17:57:37 | 显示全部楼层
回复 3# 糖糖123


   不是让你看一下么? 看看会不会是drc的原因导致时钟树路径比较长嘛
 楼主| 发表于 2018-3-13 14:33:58 | 显示全部楼层
回复 4# apollo6


   哦哦,怎么看是不是DRC导致的,没有这样看过,请教一下大神。
发表于 2018-3-14 17:50:25 | 显示全部楼层
回复 5# 糖糖123


   report_clock_tree  -clock  XXX
 楼主| 发表于 2018-3-16 09:50:16 | 显示全部楼层
回复 6# apollo6

DRC报告 6LO$TALCWHQN[~0VTEC@_8G.png
这个是绝对值最大的slack,好像都是transition的问题,是要加BUF来修吗?
发表于 2018-3-16 12:28:41 | 显示全部楼层
回复 7# 糖糖123


   修不修的不重要 重要的是去看为什么工具没解掉
 楼主| 发表于 2018-3-16 15:02:41 | 显示全部楼层
本帖最后由 糖糖123 于 2018-3-16 15:10 编辑

回复 8# apollo6
从layout中看,最长的DRC是由于net太长,工具没修掉,需要手动加什么命令,能修?还有如果调整floorplan将所有clock tree的cell都放到一起(root PIN的附近),会有其他影响吗
发表于 2018-3-20 20:34:49 | 显示全部楼层
试着设置max buffer depth;或者使用大一点的inverter。再不行就尝试使用LVT,长tree
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 00:43 , Processed in 0.026513 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表