带斩波运放带隙基准的诡异偏置点

ouyang00032 · 发表于 2017-4-5 14:34:48

回复 10# xusuker

没在bip这里用过NMOS开关，请问这里的开关的作用是什么？如果电流过大，通常采用在通路中串个适当的电阻限流，比如在pmos电流镜的drain串个几十上百k电阻。

xusuker · 发表于 2017-4-5 14:37:26

本帖最后由 xusuker 于 2017-4-5 14:41 编辑

回复 11# ouyang00032

结合斩波CLK使用，由于设计中左右两边对称的，所以需要开关来通断左右三极管，这样可以消除三极管的失配。具体可以参见下图

糖粽子 · 发表于 2017-11-25 00:16:40

lz这个是用来做温度传感器的吧，我也遇到过，是简并点的问题

今晚打老鼠牙 · 发表于 2017-12-28 21:33:47

回复 12# xusuker

楼主老哥好，我也遇到相同的问题了，对于直流扫描，产生了5个简并点，如下图所示：

不是很明白为什么会产生这些，电路仿真得到的是第一个简并点（误差放大器输出2.5毫伏），我两边电流镜的比例是1:1，没有做三极管的匹配消除，不知道该如何解决，跪求楼主给点意见，或者有没有参考文献和书籍，这方面资料不是很多啊。
还有斩波频率和信号频率以及单位增益带宽之间的联系和设置，谢谢啦！

xusuker · 发表于 2018-1-25 17:51:56

本帖最后由 xusuker 于 2018-1-25 17:54 编辑

回复 14# 今晚打老鼠牙

之所以产生5个简并点是因为这5个点每个状态下电路都能平衡(直流正常工作).你需要找到方法使得你不需要的简并点状态下是不能直流正常工作的.我当时的解决方法如下:我的运放是cascode结构,cascode的共栅管的电压原来是自偏置产生的,后来我用另外一个Bandgap产生了这个电压.然后那些不正常的简并点都消失了.我这个方法是无奈的解决方法,因为我们正好还有一个Bandgap.其它的方法我还没有想到.
斩波的问题你可以在论坛里找一下经典论文,它们都回答了你的问题.但是我觉得最终还是要仿真实际电路,看哪个指标最好.论文只是让你知道了大概怎么设计

1996－circuit techniques for reducing the effects of opamp imperfection.pdf (2.59 MB, 下载次数: 148 ) 这篇是我觉得好的一篇另外:你要是有好的解决方法,欢迎讨论!

今晚打老鼠牙 · 发表于 2018-1-26 16:22:04

回复 15# xusuker

嗯，谢谢指教，我那个问题是内部一根线接反了，改回来之后就解决了，不过我的基准输出有1毫伏的纹波，不知道是不是不太好？多谢多谢！

sd0love0hj · 发表于 2021-4-14 14:57:53

xusuker 发表于 2017-4-5 14:37
回复 11# ouyang00032

你好，能分享一下这篇论文么，谢谢！

swjtuliw · 发表于 2022-12-2 19:18:13

我只有一个简并点。

[求助] 带斩波运放带隙基准的诡异偏置点

站长推荐 /2