|
发表于 2016-3-17 11:05:45
|
显示全部楼层
一般使用NMOS 或 PMOS 當decoupling Capacitor 都可以,
但因為PMOS Filcker Noise 比 NMOS 小,
所以一般都會用PMOS 當decoupling Capacitor,
如何Layout呢?
一般都會把PMOS 埋在Power Line 下面,
Power Line 很粗(Width > 10um)
這樣PMOS decoupling Cap 就不佔面積,
另外參考圖片,
那是一個HSPICE 模擬的CV Curve,
建議您要會模擬CV Curve,
要模擬出圖片的Curve,
因為每個製程的MOS 單位電容都不一樣~
當|Vs|>Vg 約1V時,
可以得到2.2fF/um^2,
但一旦您的|Vs|<Vg+1V,
電容面積會降到1fF,
所以您要讓Vs>Vg+1V
這樣才可以得到最大的單位面積電容值, OK~
|
|