在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13469|回复: 17

[求助] 求前辈解答,MOS管做电容使用如何接线?

[复制链接]
发表于 2016-3-16 15:33:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位前辈,使用NMOS做电容使用时,栅极、源(漏)极该接什么电位,栅极电位是不是该比源(漏)极电位高? 如果是PMOS做电容使用,又该如何接?谢谢
发表于 2016-3-16 21:12:43 | 显示全部楼层
谢谢分享
发表于 2016-3-17 11:05:45 | 显示全部楼层
一般使用NMOS 或 PMOS 當decoupling Capacitor 都可以,
但因為PMOS Filcker Noise 比 NMOS 小,
所以一般都會用PMOS 當decoupling Capacitor,
如何Layout呢?
一般都會把PMOS 埋在Power Line 下面,
Power Line 很粗(Width > 10um)
這樣PMOS decoupling Cap 就不佔面積,

另外參考圖片,
那是一個HSPICE 模擬的CV Curve,
建議您要會模擬CV Curve,
要模擬出圖片的Curve,
因為每個製程的MOS 單位電容都不一樣~

當|Vs|>Vg 約1V時,
可以得到2.2fF/um^2,
但一旦您的|Vs|<Vg+1V,
電容面積會降到1fF,
所以您要讓Vs>Vg+1V
這樣才可以得到最大的單位面積電容值, OK~
发表于 2016-3-17 11:08:15 | 显示全部楼层
上一篇圖片似乎沒有上傳成功.

CV Curve

CV Curve
发表于 2016-3-17 11:21:42 | 显示全部楼层
谢谢分享
 楼主| 发表于 2016-3-18 12:56:05 | 显示全部楼层
回复 3# billlin


    谢谢前辈
发表于 2018-1-23 01:16:42 | 显示全部楼层
回复 3# billlin

你好,我能接着你的回答继续问一个可能基础的问题么。
所以用PMOS的话,我的理解就是source那边连power line, gate这边我是选择连vsub,还是也是可以选择连dgnd或者agnd
发表于 2018-1-23 21:56:38 | 显示全部楼层
积累型或反型电容
发表于 2018-1-23 22:42:26 | 显示全部楼层




    一般对 power line 都使用 PMOS , pmos 可以独立WELL 方式 . 很多 运放会使用这类 .
对GND 电容使用 NMOS .
还有低压mos  氧化层比较薄 . 相对来说单位面积电容比较大  

但是 MOS 电容须要 > Vth .

所以如果须要比较不受电压影响电容如 一些 filter 或是 A/D 会改使用 pip (mim ) .
0.35um 会 double poly 才 pip , 现在一般都使用 MIM 电容.
但是要多道 mask 让两层 metal 间距比较小 但是   mos电容一般 > mim

不过 低压 MOS电容有耐压 ,另外 MIM 或PIP 一样有耐压
如果高压电容如 20~200v 有些会使用 MOM 就是一般 metal1-IMD-metal2
发表于 2022-3-20 16:45:06 | 显示全部楼层


billlin 发表于 2016-3-17 11:08
上一篇圖片似乎沒有上傳成功.


谢谢前辈,对我帮助很大!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 07:35 , Processed in 0.022716 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表