DSP可恶吗？FPGA表示很无奈。

qiurijian

大家给看看吧，DSP我不是很了解，我的师弟负责这方面，我负责FPGA。

问题是这样的。我的FPGA有16个复数需要做加权运算，每个复数有I,Q组成，I,Q各8位，加起来16位。
DSP用来计算权值,但是DSP给的权值的最小表示就是32位，I,Q加起来就是64位，权值64位，我感觉有点没必要，最后截位，我感觉很难受。

想到的一个解决方法是，师弟那边把I,Q信号攒到一起，弄一个32位的数据，就是I,Q加起来共32位。具体起来就是，I,Q计算出来各是32位，然后都截取I,Q的高16位(看来截取无法避免)，再组成一个32位的数据，同时包含I,Q.新的数据=I+Q*2^16 ，其中Q放在高位。

大家有没有更好的方法？

qiurijian

我不会告诉你们，在加权之前，还要校正一下，就是数据除了乘以64位的权之外，还要乘以64位的校正系数，同样是由dsp计算出来，2^32*2^64*2^64
感觉好可怕呀，都不知道怎么弄了，单纯的截位我感觉不是很好。。。

rvisk

没看懂，感觉很难的样子

reptilian99

Interesting

reptilian99

Useful informations

qiurijian

大家还是要踊跃发言啊，怕的是这种情况，I,Q各是32位，但是实际很多位没有用到。

wangzm

要计算误差的累计的

qiurijian

回复 7# wangzm

首先谢谢您的回复。
    应该怎么处理这类问题呢，怎么计算误差累计呢。I,Q用32位数据表示，要是恰当的话，最后截取应该误差不是很大，要是I,Q只占32位中的低几位，实际的数值非常小，不仅资源浪费，而且最终结果截取高位的话，没准截出一大堆0来，误差就太大了。。。所以这个问题该怎么处理，要不然，就直接计算，计算过程中不进行舍位，根据最后的结果的具体情况进行截位，这样误差无法累计，但是更加耗费资源。

fascinate_lyd98

good quention.

wangzm

y= a*b 为例；  如果y保证正负1的误差， 假设a的取值范围0~255， 那么b的精度要保证1/256； b更高的精度就没有意义，也就是b可以截取小数8bit；   一串公式的计算，按照结果往前逐步推算。