设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 如何在FPGA工程内保护自己的源代码？

12 3 / 3 页下一页

发新帖

查看: 10266|回复: 25

[求助] 如何在FPGA工程内保护自己的源代码？

发表于 2017-12-22 11:11:07 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我们自己研发了一个IP，现在客户想跟我们做一个合作，需要在项目前期的时候把我们的IP和客户的设计集成到一个FPGA工程中去，做一些早期验证。请教板上众位大咖，有没有什么保护我们自己IP源代码的办法？

比如我只知道ncprotect可以对verilog代码加密，但是加了密以后的代码可以被FPGA使用（vivado综合）吗？谢谢！

回复

发表于 2017-12-22 11:36:03 | 显示全部楼层

不知道，帮顶。
为了让别人消化困难，可以乱改信号名字，甚至名字故意取反。
但这些小手段还是无法阻止别人看得懂。。。
是不是可以给网表？？

回复支持反对

楼主| 发表于 2017-12-22 12:36:12 | 显示全部楼层

回复 2# YYFFLLMMNN

信号名字乱改起来还是很麻烦的，工作量不少。网表倒是有一定保护性，但是不知道有没有那种通过网表推回verilog代码的工具……要是有的话估计也够呛……

回复支持反对

发表于 2017-12-22 13:37:06 | 显示全部楼层

看你們是用哪家fpga ,裏頭有相關的轉檔方式
可以達到你要的目的

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-12-22 13:38:20 | 显示全部楼层

你參考看看 http://www.cnblogs.com/oomusou/archive/2011/02/12/ise_ngc.html

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-12-22 13:39:11 | 显示全部楼层

http://www.cnblogs.com/oomusou/archive/2011/02/12/ise_ngc.html

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2017-12-22 14:13:28 | 显示全部楼层

回复 4# vitohong

我们用的是xilinx的FPGA。刚在xilinx的网站上查了一下，貌似目前xilinx vivado不支持这种给verilog加密的功能。如果你想release IP用于商业用途，你得跟xilinx签NDA，加入一个人家的alliance。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-12-22 15:43:13 | 显示全部楼层

如果是這個樣子你只能先合成netlist了
但是這樣比較沒辦法保障你自己

EETOP创芯人才网职位发布入口

回复支持反对

楼主| 发表于 2017-12-23 17:02:20 | 显示全部楼层

回复 8# vitohong

还是谢谢你的回复！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-12-23 19:31:36 | 显示全部楼层

回复 7# tezhong
可以找我给您弄

回复支持反对

12 3 / 3 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 18:55 , Processed in 0.020652 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表