在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2713|回复: 7

[求助] 我在设计正交VCO,碰到了问题,还请大神们指点一下

[复制链接]
发表于 2017-11-19 16:56:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 周嘉璟 于 2017-11-19 20:45 编辑

结构如图,最基本的串联耦合正交VCO,LC谐振模块做得差不多了然后要设计交叉耦合结构,使得总负阻<3Req
我是参考之前师兄的LC-VCO做得,师兄使用了互补差分结构,没有尾流管,也不是正交结构,大体思路就是首先根据电压受限区和电流受限区确
定电流,再根据电流确定管子的宽长比,但是我设计QVCO时,Mcp3 的Q+和I+ 在直流分析时应该是短接的,这样的话我单独仿真会有0.7V的域度损失,再加上尾流管的0.2V,输出端直流设置为中间电位0.65,这样的话交叉耦合管Vgs(0.45)-Vth(0.5)根本就不导通啊;还请大神们之点,分享一下你们的设计方法也可以啊
QVCO.png
 楼主| 发表于 2017-11-19 22:02:27 | 显示全部楼层
欢迎前来指正
 楼主| 发表于 2017-11-20 14:49:15 | 显示全部楼层
顶顶顶
发表于 2017-11-20 18:36:37 | 显示全部楼层
办法总是有的...
改结构?换成LVT_RF MOS管?换成PMOS?改电源电源?
发表于 2017-11-21 14:15:12 | 显示全部楼层
从电源到底一共是:3Vgs+Vds,所以VDD应该大于3Vgs+Vds。所以解决办法就是:提高VDD、采用lvt mosfet,或者换结构
 楼主| 发表于 2017-11-21 21:12:25 | 显示全部楼层
回复 4# nanke

我没查到LVT_RF,是什么管子
发表于 2018-1-7 17:08:44 | 显示全部楼层
你好,可以请教仿真步骤吗
发表于 2018-1-7 22:54:20 | 显示全部楼层
定电流,再根据电流确定管子的宽长比
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 12:06 , Processed in 0.020899 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表