在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7514|回复: 7

[求助] Altera/Modelsim仿真FIR Compiler 2核的问题

[复制链接]
发表于 2014-6-6 23:52:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠:      我在采用quartus 2 12.1版本进行设计时,调用提拱的FIR COMPILER 2生成的IP核,而后进行Modelsim进行RTL仿真,出现以下错误信息:
# ** Error: (vlog-7) Failed to open design unit file "D:……hf.vo" in read mode.
#
# No such file or directory. (errno = ENOENT)
# ** Error: C:/altera/modelsim/modelsim_ase/win32aloem/vlog failed.


但是却可以进行GATE LEVEL仿真!

而有调用FIR v12.1 核或CIC核时,则可以正常仿真。不知为何?烦请指教!
发表于 2017-9-26 20:58:54 | 显示全部楼层
lz 你好,请问这个问题是怎么解决的?
发表于 2018-1-2 17:12:21 | 显示全部楼层
回复 2# analog大魔头
请问这个问题你解决了吗??我也碰到了,好头痛
发表于 2018-10-6 15:48:13 | 显示全部楼层
因为根本没有生成*.vo文件,所以打不开
发表于 2018-12-19 11:25:02 | 显示全部楼层
学习中。。。。
发表于 2019-3-8 10:52:29 | 显示全部楼层
66666666,谢楼主分享。
发表于 2022-10-3 14:57:56 | 显示全部楼层
我也是这个问题,搞不定
发表于 2023-5-18 11:38:38 | 显示全部楼层
请问搞定了吗这个问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 07:09 , Processed in 0.024554 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表