LVDS

AYEA · 发表于 2017-8-25 17:00:39

您需要登录才可以下载或查看，没有账号？注册

x

大家对LVDS传输系统感觉怎么样啊，我要写这个的收发器verilog代码，不太写的出来啊，有人能把传输协议和编写思路详细说一说吗，小弟不甚感激！！

不是归人 · 发表于 2017-8-25 20:36:24

我记得特权的《深入浅出学FPGA》里有提到LVDS，多找点资料看看

meiming · 发表于 2017-8-26 11:13:12

这个是ANALOG模块，你用digital哪里能写的出来

AYEA · 发表于 2017-8-27 13:32:02

回复 2# 不是归人

好的谢谢

peterlin2010 · 发表于 2017-8-27 13:37:06

大家对LVDS传输系统感觉怎么样啊，我要写这个的收发器verilog代码，不太写的出来啊，有人能把传输协议和编写 ...
AYEA 发表于 2017-8-25 17:00

登录/注册后可看大图

low voltage differential signal 模拟为何要使用 verilog (D) ??

glace12123 · 发表于 2017-8-27 14:17:33

LVDS应该是利用器件的IO口做高速数据传输，其实如果速度低，线速率只有几十M的SDR传输，应该用普通的并行总线就可以搞定了。。。如果线速率超过了100M，就需要考虑接收方采样的稳定性，通信同步等问题，自己去查资料吧。。。如果不懂，建议可以参考下SPI4.2协议

菜鸟那么多 · 发表于 2017-8-27 14:35:21

Xilinx的SelectIO可以做到很高的速度，不过是经过并串转换的

殷工 · 发表于 2017-8-27 16:18:03

FPGA 的IO可以设置成LVDS，内部简单的逻辑就可以了

AYEA · 发表于 2017-8-28 12:40:22

回复 7# 菜鸟那么多

我就是准备用XilinxFPGA来做的请问具体怎么做呢对LVDS还真没什么经验

AYEA · 发表于 2017-8-28 12:42:55

回复 8# 殷工

XilinxFPGA实现200兆的数据收发板子时钟是125兆的简单逻辑就是一些清零之后赋值的意思么

[求助] LVDS