tsmc18工艺能否用于5V电源设计

mutl1912

如题，想知道tsmc18工艺能否用于5V power设计。目前要设计一款5V输入3.3V输出的LDO，前人做了一半，工艺用的tsmc18rf。如此想来，应该是可以用于5V power设计的。然而 tsmc18工艺说明文档又明确说3.3V MOS允许电源电压达到1.1倍的normal值（即3.63V），当然它没有说不能工作在5V。在站内搜了一下，之前也有人请教类似的问题，但未看到一个明确的答案。
所以在这里再提出这个问题，如果可以这么用的话，想必前辈们一定都有这样用过。还望有前辈过来指点一下，谢谢！

phoenixson

应该可以的，起码tsmc18有5v的io，说明device是5v tolerance的

mutl1912

大神在哪里

peterlin2010

应该可以的，起码tsmc18有5v的io，说明device是5v tolerance的
phoenixson 发表于 2017-8-22 07:42

                               
登录/注册后可看大图

先问看有没有5v device . 没有在找 3.3可能耐5v 方式
再说 3.3v io 如果能耐 4v 还得考虑可靠度问题,
硬上到5v 能维持多久?
不过先前有篇是使用低压去串接方式 耐到5v .
oxide 耐不住就是耐不住 , 除非特别处理 如先前说电路去分电压.

而且如果 5v input 应该会 4.5~5~5.5

layout7

可以用于5V ->3.3V LDO 设计，但是是从设计结构上保证3.3V device 的任意两端之间的电压不超过3.63V， 不能用3.3V device直接承受5V 电压。  需要使用一些cascode结构， 尤其是如果要LDO做关断的话，也是用一些精巧的结构去处理，都是可以做的到的。 设计完成需要仔细检查各种case下的过压，通常可以用biaschk来完成。

layout7

3.3V device只有vdb可以承受5V 电压，其他的任意两端之间都不可以

mutl1912

可以用于5V ->3.3V LDO 设计，但是是从设计结构上保证3.3V device 的任意两端之间的电压不超过3.63V， 不能 ...
layout7 发表于 2017-8-22 16:41

                               
登录/注册后可看大图

多謝前輩指點。感觉要保证每一个MOS管端-端都在3.63V以内也不好做。在正常工作状态，OPA等主要的功能模块要保证这一点倒不难。但是用于控制的反相器内MOS管的Vgs以及LDO在power down状态下控制状态的switch的Vgs，不知道如何能保证在3.63V以内。



如果用图中这种简单的方式，在ENB=1时，M2/M3的Vgs、M1的Vds都成了5V。。。

另外想请教下图中串电阻的作用是什么，稳定时电阻两端的电压相同啊，实在想不出干什么用的。

再次感谢。

mutl1912

先问看有没有5v device . 没有在找 3.3可能耐5v 方式
再说 3.3v io 如果能耐 4v 还得考虑可靠度问题,  ...
peterlin2010 发表于 2017-8-22 14:12

                               
登录/注册后可看大图

多谢回复。tsmc18rf 工艺没看到有耐5V的管子，工艺说明文档里也没看到，应该是没有。
一般好像是可以通过堆叠从而降低每个管子的端-端电压，不过感觉要使每个管子在各种状态下的端-端电压都在耐压值以内很难。
话说回来，现在很多产品都在先进工艺下设计的，必然也会用到LDO/DC-DC等会出现较高电压偏置的IP，所以应该是可以设计的。只是不知道如何能够保证device的端-端电压都在process规定的范围内。

milan04

Thanks

timtim016801

可以的 我以前有設計過 3.3V轉5V的 在tsmc18