如何优化sigma-delta ADC 的性能

charle_song · 发表于 2017-8-15 16:11:55

您需要登录才可以下载或查看，没有账号？注册

x

现在有一个五阶，采样率64，单比特sd ADC，建模的有效位达到18位，实际做出来的电路有效位14，现在给了任务需要进一步优化adc性能，想问问有经验的各位，应该从哪些方面考虑优化，需要从matlab建模开始弄吗，不知道怎么进行，希望有大神能指点一下

vdslafe · 发表于 2017-8-15 20:32:56

5阶 single bit?

charle_song · 发表于 2017-8-15 21:04:20

回复 2# vdslafe

嗯，是的。。

vdslafe · 发表于 2017-8-15 21:43:57

回复 3# charle_song

目前设计是你做的么？如果是，你应该知道怎么优化呀。

charle_song · 发表于 2017-8-15 21:59:14

回复 4# vdslafe

并不是自己做的啊，在别人做的基础上优化==

vdslafe · 发表于 2017-8-15 22:09:12

回复 5# charle_song

先分析为啥芯片流出来时14b, 模型是18b.

jeffej · 发表于 2020-4-15 14:51:52

increase bit !!!

[求助] 如何优化sigma-delta ADC 的性能