关与CMOS小信号模型的问题

王小米 · 发表于 2017-7-24 17:52:45

您需要登录才可以下载或查看，没有账号？注册

×

在对CMOS电路画小信号模型时，为什么接VDD的MOS管的漏极在小信号模型中是接地的？想不通这一点，请各位懂得大神指点指点啊

touching · 发表于 2017-7-24 20:48:10

小信号模型，电源就是交流地，或者你可以认为交流情况下的电源是一个大电容

luoyan501 · 发表于 2017-7-28 15:29:05

小信号模型是用于交流分析，主要分析电路中电压和电流的变化，电源电压是固定的，因此对于交流信号来说，它就是0

王小米 · 发表于 2017-7-28 16:26:41

回复 2# touching

谢谢，虽然注意到了，但还是要人提醒一下才想通啊

王小米 · 发表于 2017-7-28 16:28:07

回复 3# luoyan501

谢谢，明白了，我也是智障了

账号		自动登录	找回密码
密码			注册

[求助] 关与CMOS小信号模型的问题