set_propagated_clock issue

power0650

请问各位大牛，假设Design中有两支true clock （CLKA CLKB) 和 一支 virtual clock (VCLK land on  FF1/Q) , 如果设置成propagated_clock 的话，下面[A] [B] 两种设置是等价的么？
[A]  set_propagated_clock [all_clocks]
[B]  set_propagated_clock [get_ports CLKA] set_propagated_clock [get_ports CLKB] set_propagated_clock [get_pins FF1/Q]

kevin9133023

沒啥差別, 一樣意義.

power0650

回复 2# kevin9133023


   个人觉得也没有什么区别。 不过如果用True Clock设置clock_latency 来约束Interface time， 两者就会有区别的。[A] 会 reset clock_latency . 而 [B] 是会keep clock_latency .   很怪异~

RichKoala

1）一直以为set_propagated_clock对象为时钟，楼主写的实例发现，也可以是port或者pin，学习了
2）第二个想问“个人觉得也没有什么区别。 不过如果用True Clock设置clock_latency 来约束Interface time， 两者就会有区别的。[A] 会 reset clock_latency . 而 [B] 是会keep clock_latency .   很怪异~”，不是特别理解，如何设置了时钟设置了latency（ideal），A就会使用网表里的，B使用命令行设置的ideal latency？？
希望得到回复

joemool

一般来说，pin或者port的优先级比waveform或者clock要高。看下面的解释。

pin_clock_list

Specifies the objects on which you want to put the propagated_clock assertion. The pin_or_clock_list argument can be a collection. When a pin is specified, it affects the propagation mode for all the registers in the transitive fanout (TFO) of the pin.

myr

在pin或port上设置propagated clock，对应的clock不会有P属性，但是latency会变成根据时钟树计算出来的值

xingyun666666

回复 6# myr


   您好，您的意思是:
  在propagated后，外面声明的virtual clock 的latency还是ideal的，不是propagated？

myr

回复 7# xingyun666666
virtual clock没有试过，可以在set_propagated_clock之后用update_clock_latency更新下，再report_clock -attr -skew