在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5359|回复: 13

[求助] Source/Drain 和Bulk 接一起为何不用画ESD Rule

[复制链接]
发表于 2017-3-2 15:39:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近看别人版图 看到只要有D/S和B有接一起就不需加ESD Rule 如果没有接就要画ESD Rule

以及 inv为例 ESD路径如下图 D端为什么不用画ESD Rule

小弟尚浅 望各位牛人开导

繪圖1.jpg
发表于 2017-3-2 17:27:08 | 显示全部楼层
若S or D与sub接一起,可以借助well(P-sub or NW)来导ESD,这个well是很大的,所以不用撑ESD。
对于inv的P/N MOS,其source端都是与各自的sub接一起了,而drain如果不是直接接到PAD就不必考虑ESD问题了。
发表于 2017-3-3 09:56:15 | 显示全部楼层
学到了。
 楼主| 发表于 2017-3-6 09:30:04 | 显示全部楼层
回复 2# Snowy2016


   请问以如果是以INV为例 当负ESD 电流由 ground 进去 不会从 PMOS Drain 端出去吗?
发表于 2017-3-7 09:13:16 | 显示全部楼层
ESD基本上大部分会被IO里面的clamp cell吸收掉,不会进到core里面。
如果有有很多的ESD电流进入core,那IO的ESD保护结构可能就有问题了。
不排除会有一些ESD进入core,所有core里边与pad直接相关的net需要做好ESD保护,INV的输出如果不是pad,那这一端可以不考虑ESD。至于你说的ground上面的esd(你说的是负ESD)电流,于inv而言,NMOS的drain与sub接一起,这么大的pwell可以承受一定的ESD冲击。
 楼主| 发表于 2017-3-8 10:08:39 | 显示全部楼层
回复 5# Snowy2016

S大谢谢您 小的受益匪浅
发表于 2017-3-8 11:09:46 | 显示全部楼层
学习了
发表于 2017-3-8 15:14:00 | 显示全部楼层
有道理
发表于 2017-3-21 11:31:11 | 显示全部楼层
回复 2# Snowy2016


   学习   学习
   学习
   学习
发表于 2017-3-22 23:29:57 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 19:45 , Processed in 0.023461 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表