版图设计中LVS问题

1359053886 · 发表于 2017-3-4 16:40:17

您需要登录才可以下载或查看，没有账号？注册

x

在检查中，电路图没有显示地线接错，在版图中所有的nmos管的衬底和连接在地的那一段全部报错了，全图只有vin和gnd线，求解释，求大神帮

maomao198477 · 发表于 2017-3-4 20:09:25

报告弄出来看看

1359053886 · 发表于 2017-3-4 20:31:42

回复 2# maomao198477
就是地线做LVS时，版图上报错了，但电路上没报错，版图上查了地线也都连了，就是不知道错在哪儿

suly · 发表于 2017-3-6 15:06:54

发个截图看看啊你这么说不好分析啊

jhdu · 发表于 2017-3-6 18:07:59

回复 1# 1359053886
发个结果看看，看文字不太明白

1359053886 · 发表于 2017-3-11 20:54:44

回复 5# jhdu

已解决，谢谢

上官天 · 发表于 2017-6-6 17:20:06

[原创] 版图设计中LVS问题