在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3495|回复: 13

[求助] 请教一个verilog问题,麻烦点进来看下,谢谢!

[复制链接]
发表于 2017-2-16 14:18:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
input[5:0] Read1;assign Data1=RF[Read1];
如果Read1=6'b010101;
那么Data1=RF[37]吗?
如果缺少数据值,可以补充。谢谢!
发表于 2017-2-16 14:53:10 | 显示全部楼层
综合生成地址译码器
 楼主| 发表于 2017-2-16 15:49:19 | 显示全部楼层
回复 2# eggcar

那这个结果怎么推呢?谢谢您!
发表于 2017-2-16 17:02:24 | 显示全部楼层
read1作为地址译码器输入,译码器输出控制一个mux,选择rf数组里的某位输出作为data1
丢给综合工具看rtl图就知道了
发表于 2017-2-16 17:21:21 | 显示全部楼层
..提问的一看是新手,楼上的就别解释的这么术主语了。也得看你RF这个信号怎么定义的了,位宽是否和Read1匹配,不过6'b010101不是21吗?为什么是RF【37】呢,不应该是RF【21】吗?
发表于 2017-2-16 17:58:21 | 显示全部楼层
 楼主| 发表于 2017-2-16 21:18:14 | 显示全部楼层
回复 6# sme-ic


   所以是RF[21]吗
 楼主| 发表于 2017-2-16 21:18:59 | 显示全部楼层
回复 5# xyzraincold

所以是RF[21]吗
 楼主| 发表于 2017-2-16 22:13:10 | 显示全部楼层
回复 4# eggcar


   前辈有什么书可以推荐,讲verilog语法非常全的,我看了夏宇闻的那本verilog,书里没见到过这种写法= =。
 楼主| 发表于 2017-2-16 22:13:34 | 显示全部楼层
回复 5# xyzraincold


    前辈有什么书可以推荐,讲verilog语法非常全的,我看了夏宇闻的那本verilog,书里没见到过这种写法= =。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 19:39 , Processed in 0.032706 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表