PLL环路带宽怎么测试？

wang1991 · 发表于 2017-1-5 16:17:24

您需要登录才可以下载或查看，没有账号？注册

x

设计了一款PLL电路，环路带宽是按照400kHz设计的，芯片流片回来了，那么怎么测试实际的带宽是不是和预期设计的一样呢？有没有人做过这个的，提供下测试方法，手头有高速示波器和频谱分析仪

wang1991 · 发表于 2017-1-6 16:09:20

有没有知道的呢？我顶下，还请知道的大神指教

duoyun · 发表于 2017-1-7 11:03:00

用频谱仪测试相噪时，就可以看到大致带宽了。

wang1991 · 发表于 2017-1-9 15:40:29

回复 3# duoyun

频谱仪测相噪是相噪，一般在低频部分相噪基本平稳，高频开始下降，开始下降的地方就是环路带宽，是这样吗？感觉这个测量也不是很准确啊

rong00i8 · 发表于 2017-1-9 20:32:50

还需要信号源发生器

wandola · 发表于 2017-1-10 13:53:36

都是通过频谱仪大概估算的带宽。

没必要精确到 1kHz. 只要不是偏差太多，在工艺偏差范围内，整体性能满足需求就可以了

wang1991 · 发表于 2017-1-11 19:49:02

回复 5# rong00i8

我这边也有信号源发生器，您能讲讲是怎么测试的吗？

alhoceima111 · 发表于 2017-1-12 12:47:00

adasdasdasd

wang1991 · 发表于 2018-9-18 21:23:16

可以在信号源中加入抖动，然后在频谱仪中看抖动的频谱，逐步改变抖动的频率，当抖动频率到带宽之外后，抖动的强度会被抑制。

zhanweisu33 · 发表于 2020-11-28 10:45:30

TeKtronix有一篇文章比较这几只测试方法，如果100MHz参考钟，2.5GHz输出这样的情况，当然是CR最好~~~

[求助] PLL环路带宽怎么测试？