请教一些comparator 的知识：offset,hysteresis,propagation delay time

hszgl

回复 10# qianchangzhihun


   由于存在dely，用ramp精度差啊。   Comparator仿真这个事情Allen的书上写的很清楚。

qianchangzhihun

回复 11# hszgl


    楼主说的是。
ramp 输入是很难避免Propagation delay的影响的。

tang66521

我不这么认为，我觉得还是用ramp比较准确，首先迟滞是一个动态过程，低于某值为低，高于某值为高,DC看不出来。其次，假设比较器延时为1ns，你用一个100mV，上升时间10ms的ramp，1ns的延时对应的影响不过才10nV，很小了，所以只要有足够慢的ramp，延时的影响完全可以忽略。

qianchangzhihun

回复 13# tang66521


   我看到Dr.Baker书上就是用DC analysis做的systematic offset的仿真。然后再做monte carlo得到std作为random offset.    同时我也看到有人用很慢的ramp输入，做transient analysis得到systematic offset.
    所以我才认为两者都应该是可以的。

tang66521

我说的用ramp是说仿迟滞。系统失调的话，DC应该更准，一般系统失调都很小，用ramp应该有影响，主要还是random offset

tang66521

另外，能把Baker的书名说一下吗，或者分享一下

hszgl

回复 13# tang66521


   DC不是动态过程？你仿过DC么？你用DC仿过hysteresis么？
   迟滞是“低于某值是低，高于某值是高”？这是什么话，请问Vtrip+=1V，Vtrip-=-1V的话，0V的输入是高还是低？

qianchangzhihun

回复 16# tang66521


   Dr.Baker 的网站：cmosedu.com      总结一下来说： DC analysis for systematic offset
                        Monte Carlo for Random offset
                        slow ramp transient for hysteresis
                        small step response transient for propagation delay

但是当ramp 信号的斜率变大，会把Propagation delay反映到hysteresis的vtrip point值上。

tang66521

回复 17# hszgl
以下个人看法，不对请指正
1,DC我觉得不是动态过程，即对应一个输入电压他的状态是静止的，与之前的状态没关系，当然仿过DC，但没用来仿过迟滞。2，当比较器的输入端高于参考电压一定程度时，输出为高，低于参考电压一定程度时输出为低。以下摘自Allen “输入从负值开始并向正直变化时，输出不变，直至输入达到正向转折点Vtrip+时，比较器输出才开始改变。... 当输入向负值方向减小时，输出不变，直至输入达到负向转折点Vtrip-时，比较器输出才开始转变。” 我觉得tran仿真可以看出这种变化。
3，若Vtrip+=1V，Vtrip-=-1V的，且参考电压为0V时，0V输入时，比较器输出状态保持在前一个状态。

hszgl

回复 19# tang66521

      第一个问题，DC仿真与之前状态无关？说明你不懂spice的计算过程。你以为allen书上8.4-13这个图怎么来的？自己去跑跑电压从高到低的dc和电压从低到高的dc看看。不要凭想象。
      第二个问题，你看Allen说的话你的是一回事么？你的话说完整了么？你的描述有考虑前值状态的相关性么？搞技术的像你这么不严谨，别玩了。
      多说一句，1ns的step跑10ms的ramp仿真，2*10^7个点你累不累？