SMIC 关于stackpip 的layout 和 实际的仿真model

小支

各位版主：
      之前一直听说使用stackpip 做电容可以相当于 mos + pip 电容量可以相应得到增加，那么想请问一下几个问题：

1、这是根据SMIC DR 搭建的stackpip ， 分别有以下layers：
     TIM、CAPBP、TOW、SAB、ONO、HVPF、SN、PSUB、CG、GT、AA、M1、CT
     组成，对吗？

2、如果这个stackpip是对的，那么跑LVS时，sch应该由哪些管子组成才能跟layout相对应呢？
（by the way，如果不能跑lvs，无法确认sch管子，那么要如何确认这个stackpip的值）

xxmule

这个是你自己建的器件吗？是的话，画出等效的电路图，就知道你画的对不对，然后自己写提取代码


回复 1# 小支

raul324

（1）可以直接调取smic提供的PDK分解查看。
（2）smic既然有专门对应的LVS stackpip 器件，那肯定可以直接调取这个Model,不需要自己额外设计一个。

小支

回复 2# xxmule


     谢谢你回答，我一开始是想直接从sch元件库调用symbol，跟这个layout作对比，如果通过lvs，一切都好说，但是没通过，好像这些层stack不对，而你的说法是让我直接创建一个symbol，对吗？那些W\L对应关系要如何处理呢？

小支

回复 3# raul324


   谢谢你回答，但是smic库里面是没有这个器件，我也是从别人那里借鉴一下，他们也这么用，但是我没弄明白他们lvs是怎么通过的，W\L之间关系是如何确定。

tuohong

schematic上调用两个器件试试，一个mos一个cap，连接关系按照实际连接。

小支

回复 6# tuohong


   对，我也试过，但是lvs界面显示layout层不对，我觉得挺不解，别人也是这么搭的layout，design rule上面也是这样说明，你有做过这样的stackpip吗？

tuohong

回复 7# 小支

我做过类似电容，主要的问题其实就是第一，工艺上允不允许这样做。这个一般没有太大问题；第二就是lvs的问题，如果lvs直接能通，基本就是像我那样分成两个器件，如果lvs有错误，还想这样做并且要清掉lvs report，那就只有修改command file了。其实通不通完全看各家lvs command file的写法。

damonzhao

lvs通过不了，那对应的layout部分识别为什么器件？也就是lvs rule将版图识别为什么
再一个就是你这样做能确认器件的特性么？