三阶一位CIFB结构的SDM，加斩波与不加斩波的SNR比较

vdslafe · 发表于 2016-10-24 13:56:57

回复 20# 一客听琴

以你的条件，二阶都能出100dB+，还是改成二阶把：）

一客听琴 · 发表于 2016-10-24 14:28:15

回复 21# vdslafe
我看过TI和ADI的产品手册，1.8V供电差不多把SNR做到16bits，二阶的很轻松的做到100dB+，这个我真表示怀疑！大家用的结构都差不多，运放和比较器，我觉得大家设计出来也相差不大（运放增益70dB，20pF负载有7MHz的单位增益带宽，摆幅0.2V~1.6V）；开关也是一样的结构，即使尺寸稍微有不同，也不会对SNR影响那么大；第一级采样电容我已经用到了12pF，第一级积分器的输出已经接近运放摆幅。还有哪些我没考虑到吗？难道是积分系数或者反馈系数不合理？还是我具体运放、比较器、开关等设计的不够理想？

一客听琴 · 发表于 2016-10-24 14:30:54

回复 21# vdslafe
要改成二阶确实也简单！但是没有找到原因就改，那还是没有提高呀，改成二阶可能还是遇到现在的问题，不是根本的解决方法嘛。

vdslafe · 发表于 2016-10-24 14:43:03

本帖最后由 vdslafe 于 2016-10-24 14:44 编辑

回复 22# 一客听琴

没有像你这样比较的。。。行为级仿真先做好，再搞实现。二阶轻松上100dB，你不用怀疑，实际就是这样，都不知道出了多少货了。

htc072201007 · 发表于 2017-6-25 14:48:20

楼主，找到问题了吗？

naga_mei · 发表于 2023-5-24 15:46:30

同问，我也遇到相同原因，SDNR就是上不去

w1212 · 发表于 2024-4-10 22:14:29

kwankwaner 发表于 2016-10-18 22:55
回复 8# 一客听琴

前辈，请问斩波频率为什么要大于转角频率啊，大于信号带宽是为了防止信号混叠，大于转角频率是什么原因呢？

[求助] 三阶一位CIFB结构的SDM，加斩波与不加斩波的SNR比较

站长推荐 /2