在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2640|回复: 4

[原创] matlab仿真的结果和Sigtaltap 抓出的结果如何进行对比?

[复制链接]
发表于 2016-9-29 12:27:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
matlab仿真的结果和Sigtaltap 抓出的结果如何进行对比?最近在做FFT,用硬件也做了,想把两者的结果对比!如何做??求大神指点啊!!
发表于 2016-9-29 13:22:29 | 显示全部楼层
把抓的数据保存下来,导入MATLAB做处理,XILINX的可以直接保存文件的,ATERAL不清楚了,不过应该也有类似功能,或者在工程里加个模块写代码,将数据写入txt文件
 楼主| 发表于 2016-9-29 16:29:12 | 显示全部楼层
回复 2# 菜鸟要飞


   谢谢!!!
发表于 2021-10-14 16:56:53 | 显示全部楼层
very good thanks
发表于 2021-10-16 14:14:00 | 显示全部楼层
按照FPGA设记流程, 在合成FPGA之前,RTL仿真的过程中,应该比较MATLAB和RTL的计算结果。当然也会出现FPGA和RTL模拟不一样的情况。这个时候,只能用SIGNALTAP计录数据,送到MATLAB,得到理想结果。但这种情况发生的机率并不大。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-16 14:23 , Processed in 0.026081 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表