分频电路

wenjian07 · 发表于 2016-9-9 14:40:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

clock tree上一个dff和inv组成的2分频，dff/Q没有create_generate_clock，
icc做完cts后dff的位置被移到很远处，但是inv位置没有跟着动，所以出现violation了，
这种情况应该怎么处理啊，这个inv为什么没有跟着动呢??

这种结构都需要create_generate_clock吗??

1027199631 · 发表于 2016-9-10 12:55:09

分频电路都需要设置create_generate_clock，因为主时钟源的时钟对象规范在寄存器中停止。如果你不指定寄存器的输出信号为生成时钟，工具不会认为他是时钟信号。我有遇到这样的经历，不设分频模块的输出时钟为生成时钟，其功耗远远超过了将分频输出的时钟信号作为生成时钟的功耗

wenjian07 · 发表于 2016-9-11 22:47:17

回复 2# 1027199631

明白，谢谢你的回答

wenjian07 · 发表于 2016-9-12 10:09:38

回复 2# 1027199631

我在dff/Q create_generate_clock，但是inv还是不会和dff一起动

1027199631 · 发表于 2016-9-12 16:32:48

icc做完cts后dff的位置被移到很远处，但是inv位置没有跟着动，所以出现violation了

你确定是因为其位置被移动而违例了？你的是setup 还是hold的违例？

诠释幸福 · 发表于 2016-9-14 11:05:20

学习了

wenjian07 · 发表于 2016-9-14 14:46:33

回复 5# 1027199631

恩，dff/Q后面有cts buffer，但是由于距离太远，dff和inv的delay依然很大，是setup violation
这个violation后面的流程应该可以修掉，但是我希望在cts阶段可以把这个问题解决掉

账号		自动登录	找回密码
密码			注册

[求助] 分频电路

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1