4392| 8
|
[讨论] verilog组合逻辑里面的always@里面的写什么是不是不影响电路 |
发表于 2016-7-25 18:07:28
|
显示全部楼层
| ||
| ||
|
||
发表于 2016-7-26 09:01:23
|
显示全部楼层
| ||
发表于 2016-7-26 10:56:06
|
显示全部楼层
| ||
发表于 2016-7-27 14:30:20
|
显示全部楼层
| ||