求含两个或两个以上状态机程序设计的例子

becoll · 发表于 2008-3-21 21:06:04

您需要登录才可以下载或查看，没有账号？注册

x

最好是用VHDL描述的，谢谢！

zhaoshida · 发表于 2008-3-22 10:34:19

eeprom读写控制器

becoll · 发表于 2008-3-22 15:21:10

原帖由 zhaoshida 于 2008-3-22 10:34 发表

 登录/注册后可看大图

eeprom读写控制器

是用verilog hdl写的，没注释，看不懂，不过还是很感谢你分享资料

harold · 发表于 2008-3-22 18:47:19

简单例子

becoll · 发表于 2008-3-23 09:16:24

原帖由 harold 于 2008-3-22 18:47 发表

 登录/注册后可看大图

简单例子

虽然不是我想要的含两个状态机程序的例子，不过也有一定的参考价值，谢谢

gezhiwei · 发表于 2008-3-23 23:50:15

这个在网上很多的，何必在这花钱啊

jm2000 · 发表于 2008-3-24 11:07:54

Student

jm2000 · 发表于 2008-3-24 11:30:02

Student

cqm239 · 发表于 2008-3-24 12:04:30

看看。

jm2000 · 发表于 2008-3-24 12:17:24

Student

eeprom读写控制器