在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4441|回复: 8

CDL和Verilog混合仿真,有会的吗?

[复制链接]
发表于 2016-5-16 16:05:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,CDL和Verilog混合仿真,有会的吗?现在有两个电路需要协同仿真,一个CDL网表,一个Verilog网表,不知该怎么仿真,求助!!!
发表于 2016-5-16 16:23:39 | 显示全部楼层
回复 1# jimmie


   Synopsys   VCS/finesim co-sim flow  or VCS/XA co-sim flow 都是不錯的選擇
发表于 2016-5-16 18:10:17 | 显示全部楼层
需要先把CDL转为spectre, 然后用cadence  AMS或者spectreverilog做就可以
发表于 2019-12-10 15:51:58 | 显示全部楼层


phoenixson 发表于 2016-5-16 18:10
需要先把CDL转为spectre, 然后用cadence  AMS或者spectreverilog做就可以


你好,CDL怎么转为 specture,谢谢
发表于 2020-11-27 15:56:27 | 显示全部楼层
同问?
发表于 2021-7-8 14:26:52 | 显示全部楼层
export cdl
发表于 2021-11-2 14:45:44 | 显示全部楼层
楼主,现在我用vcs+xa,如何才能将verilog激励文件和cdl模拟网表连接在一起?
发表于 2021-11-2 17:43:21 | 显示全部楼层


noname丶 发表于 2021-11-2 14:45
楼主,现在我用vcs+xa,如何才能将verilog激励文件和cdl模拟网表连接在一起?


xa里有demo,照着做就可以了
发表于 2021-11-3 09:30:37 | 显示全部楼层
我按照例子,用verilog写testbench,想验证一个FPGA电路能行吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 16:38 , Processed in 0.022768 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表