在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5880|回复: 6

[求助] 【求助】vivado debug/chipscope问题 一直处于IDLE状态

[复制链接]
发表于 2016-3-30 21:09:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我使用的版本为2015.2, 工程将100M时钟经PLL分频后使用13M时钟,但是将chipscope观察的信号时钟域设置为13M时钟时,点击开始按钮后ILA核的状态无法切换到“Waiting for trigger”状态,一直运行在IDLE状态,无法显示波形,使用即时触发也观察不到波形;但将时钟域设置为PLL的输入时钟——100M时钟时,chipscope运行有时是正常的,有时又跟前面一样的问题。换了笔记本电脑只有第一次成功了,再用就又出同样的问题了。      我是新手,折腾了一天多也没结果。请问有人知道原因和解决办法吗?希望大家多多指导。

       42C7.png
发表于 2016-3-30 23:01:23 | 显示全部楼层
你是不是信号太快了 你13M的时钟根本捕捉不到啊
发表于 2016-3-30 23:02:28 | 显示全部楼层
你2015.2版本的vivoda好用么。。我用的2014.1太难用了
 楼主| 发表于 2016-4-4 21:06:23 | 显示全部楼层
回复 2# 3008202060


   不会,信号的变化速度大概是按照13M的32分频变的
 楼主| 发表于 2016-4-4 21:07:46 | 显示全部楼层
回复 3# 3008202060


   各种莫名其妙的bug,都重装一回了
发表于 2016-4-5 22:10:25 | 显示全部楼层
为什么不用15.4
发表于 2017-7-20 14:45:55 | 显示全部楼层
这个问题解决了吗?我也出现了,不知道该如何解决
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 05:36 , Processed in 0.019667 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表